プロジェクトでのLSIレイアウト設計（半導体・バックエンド／厚木）｜正社員

LSI開発におけるバックエンド工程を担当します。
論理設計されたデータをもとに、フロアプランの作成から自動配置配線、タイミング収束、そして最終的な物理検証（DRC/LVS等）までの一連のレイアウト設計業務を行います。

複数の大手半導体メーカーのプロジェクトに参画しており、多様な製品開発に携わることが可能です。
各プロセスの特性を理解し、ツールを駆使してタイミング違反や物理的なエラーを解消し、製造可能なネットリストを完成させる高度な技術力が求められます。

・チップまたはブロック単位のフロアプラン策定 　
・EDAツールを用いた自動配置配線（P&R） 　
・スタティックタイミング解析（STA）とタイミング収束 　
・レイアウト物理検証（DRC/LVS/ERC等） 　
・タイミングレポートに基づく改善戦略の立案

アナログ・デジタルの得意なレイアウト設計をお任せします

【雇用・就業形態について】
当社の正社員として雇用し、プロジェクト先の指揮命令のもとで就業いただきます。
業務内容および就業場所の変更の範囲：会社の定める範囲

フロアプランから自動配置配線、Timing/物理FIXまでの経験がある

歓迎スキル
タイミングレポートからViolationの原因を特定し改善の戦略を練れる
・レイアウト物理検証（Calibre/ICV)の経験がある

オンライン面接2回

本厚木駅 (小田急小田原線) 徒歩12分
厚木駅 (JR相模線、小田急小田原線) 徒歩26分

9:00～18:00（休憩1時間）
※就業先ルールにより、変動あり

勤務曜日：月、火、水、木、金
休暇：土、日、祝
土,日,祝