SIerでのDFT設計・検証エンジニア（半導体・厚木）｜業務委託

LSI設計におけるテスト容易化設計（DFT）工程を担当します。
設計された論理回路に対し、テスト用の回路実装や検証を行い、製造テストに必要なパタンの生成からシミュレーションによる動作確認までを一貫して行います。

大手半導体ベンダーの先進的なプロジェクトにおいて、効率的なテスト戦略の実現に貢献します。
DFT-DRCの解析結果をもとにした回路修正や、実負荷シミュレーションを通じたタイミング整合性の確認など、設計とテストの両面を考慮した高度なエンジニアリング業務です。

・DFT（スキャン等）の仕様検討および回路実装 　
・シミュレータを用いたDFT回路の動作検証 　
・論理等価検証による意図しない回路変更の確認 　
・ATPGを用いたテストパタンの生成と品質評価 　
・実負荷シミュレーションによるパタンの動作保証

【契約形態・案件案内について】
本求人は業務委託案件のご案内です。
ご登録後、ご経験・ご希望条件を確認したうえで、条件に合う案件をご案内します。
業務内容・稼働場所・契約条件は案件ごとに異なります。

DFT設計（スキャン）の経験がある
・シミュレータ（VCSもしくはXcelium）の使用経験がある

歓迎スキル
DFT-DRCの結果から回路修正仕様を検討し、実装できる
・Formal Verification（FormalityもしくはConformal-LEC）の使用経験がある

登録→案件案内

本厚木駅 (小田急小田原線) 徒歩13分
厚木駅 (JR相模線、小田急小田原線) 徒歩20分
社家駅 (JR相模線) 徒歩18分

案件により異なります。ご希望の稼働条件を確認のうえご案内します。

案件により異なります。