デジタル回路設計・マネージャー・候補

■採用背景：近年目覚ましく進化が続いている画像処理ICをさらなるレベルへと進化させるための開発のご依頼が多くの企業様からあり、当社でもこれらの需要に応えるため、論理回路・デジタル回路設計事業の強化を行っていくためのマネジメント募集となります。
■業務内容：CMOSイメージセンサーやISPの機能ブロックの開発など画像処理関連の案件で、機能仕様書をもとに論理設計を行い、論理検証、カバレッジ、STAといった各種検証・レビューを実施し、RTLを提出するまでの業務を一任します。当社開発環境ではCadence社製ツール・Synopsys社製ツールを用いた業務となるため、入社後すぐに実務レベルで同ツールを使用することとなります。
■業務・役割について：
業務は、3～6 名ほど（30代、40代）のメンバーでチームを編成し進めていただきます。マネージャー候補として前任者から必要な業務の指導を受けていただきながら、プロジェクト毎に異なるメンバーとともに業務に携わりながら中核となってチームを牽引いただき、次第にプロジェクトリーダーの役割全てをお任せしていきたいと考えています。又、多数で進めるプロジェクトでは、修正意図等を後追いで誰でも確認できるようにすることも不可欠です。意図を確実に書き残す設計仕様書や検証仕様書の作成経験をお持ちの方も、お待ちしております。
■本ポジションのやりがい（社員の生の声）：
プロジェクトで開発される製品は、ここ数年でも4K・8Kと大きく進化を遂げてきたカメラや画像処理ICをさらなるレベルへと進化させるものです。最先端の開発の先頭に立ち、舵を切ることができるというところが非常にやりがいに感じます。
■同社の特徴：
・エンジニア比率は驚異の92％…メーカーの分業化が進む中で、上流工程を行うことができ、且つ、幅広い商品の開発実績とノウハウのある企業は少ないです。そのため、全国各地の企業様から様々な最先端技術の開発依頼があります。高い技術と豊富なノウハウを持った当社だからこそ、優秀なエンジニアの方々が多く在籍しています。
・働きやすい環境…女性のエンジニアの方もご活躍いただいており、長期的なキャリアを形成していただける環境があります。残業時間も10時間～20時間と短く、土日祝日休みのため、メリハリをつけて働くことができます。

変更の範囲：会社の定める業務

＜応募資格/応募条件＞
＜幅広い年代活躍中＞
■必須条件
・デジタル回路、論理回路の設計経験者（論理設計、論理検証、論理合成、STA）
・FEのCadence社製ツール、Synopsys社製ツールの使用経験者
・HDL設計経験者

■歓迎条件
論理検証等、検証環境の構築経験／画像処理（フィルター等の信号処理）関連の開発経験／DFT、P&Rの経験（担当者への指示も含む）／英語の読み書き

＜予定年収＞
650万円～850万円

＜賃金形態＞
月給制
補足事項なし

＜賃金内訳＞
月額（基本給）：393,000円～515,000円

＜月給＞
393,000円～515,000円

＜昇給有無＞
有

＜残業手当＞
有

＜給与補足＞
【年収モデル】
35歳　係長　700万円
40歳　課長　800万円
45歳　部長　950万円

賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。